怎么评价小米玄戒 o3 发布后，现在的舆论环境？

我在隔壁回答类似的问题“为啥M做个芯片网友观点两级分化这严重?”回答被和谐，这边重新发

为什么导致现在的舆论环境，最核心因素就是：舆论反噬和错误认知。

在2025年之前，国产手机Soc的代名词基本就是麒麟（展锐几乎没存在感），所以就会导致一个直接的问题：支持国产芯片和支持菊厂麒麟，两个群体是高度重合的（重合度99%估计都算保守）。

但是你懂的，因为某某和菊厂两家粉丝的对喷行为，很容易从攻击厂商/手机上升到人身攻击（典型比如什么HiXo和吼子之类的，甚至某些管理Ceng，你懂得），这导致一个问题，某家粉们觉得他们在骂菊花粉丝，但是实际上由于两个群体高度重合，所以直接等效在骂支持国产芯片的那个群体的大部分人。注：当然还有其他舆论反噬我后面继续讲。

所以如果你是支持国产芯片的那批人，你会选一个天天骂你是HiXo的品牌的产品吗？

除了舆论反噬，还有个事情就是核心技术会随着时代发展变化的，我之前也提过：上个世纪90年代你会造冰箱洗衣机你就掌握国产核心技术；到了10年左右会用国外的芯片国外的操作系统造国产手机你就掌握核心技术；2020年以前，会用ARM IP造手机Soc你就掌握核心技术，所以2025年的核心技术真的还和2020年以前一样吗？

显然不一样，不能无视老美的制裁，必须明白现阶段国内芯片行业最近缺的是什么？是工艺的进步，是机台国产化，各种材料、气体、靶材国产化。某家粉们觉得我用台积电造个芯片就是国产，但是实际上用台积电工艺没法培养国产工艺、国产机台、国产材料的进步。更何况某家的自研还存在明显的差距，CPU、GPU核来自ARM（甚至这里很多人可能搞不懂IP软核授权和硬核授权的区别，一看到ARM IP授权就认为整个CPU和GPU是ARM提供的，自然看不到某家后端团队的努力）。

所以就形成了双方的错误认知：

某家粉觉得大家都是国产，用3nm狠狠打了高通和联发科的脸，大家应该选性能强的。

国产粉（和菊粉高度重合的这部分）觉得某家芯片都不用国产工艺，用ARM的核CPU和GPU，居然还好意思叫国产。更甚至里面的一部分极端粉丝直接认定某家厂商是Di对分子派来的XX。

除了硬件，还有软件差距，某家粉觉得你HM系统天天忽悠人，假大空，宏大叙事，生态差。国产粉觉得HM目前是国产操作系统最有希望成熟的操作系统，应该一起参与系统生态建设（没开发能力贡献个基数逼迫厂商适配）。双方看问题角度对立极其严重。

两个主要原因说完，我们继续说舆论反噬，除了人生攻击，还有大量的滑坡行为，典型的比如：

1、5G无用论：如果5G无用，为什么欧美现在在大面积铺设5G网络？如果5G无用，那么WiFi6和WiFi7也是无用的，你能举个例子，哪个应用一定要WiFi6/7而WiFi5无法完成的？

觉得5G无用的，移步：​知乎上都说5G无用，为何美国欧洲还要安装5G？

2、污名化τ定律，τ定律里面最重要的是逻辑折叠，通过将逻辑折叠滑坡等价3D堆叠，“大量宣传菊厂虚假宣传，菊厂违法物理定律”。

逻辑折叠和普通堆叠最大的区别是逻辑折叠在架构和前端设计时，感知到的是一个Die，通过后端设计将这些逻辑电路拆分到两个不同的物理平面，拆分过程中可以缩短互连长度，减少延迟，所以必须改造EDA。普通3D堆叠架构和前端设计就是两颗或多颗Die，Die之间有清晰的边界，不需要改造现有EDA软件。

先需要理解一个问题：芯片的频率是什么决定的。频率的本质是物理电路的延迟，延迟的来源主要是两个：1、晶体管的寄生电容，晶体管越小寄生电容越小，也就是延迟越小，这个就是传统工艺微缩走的路线；2、互连层的导线带来的阻抗，先进工艺一般是一层晶体管加20层左右的互联电路层。导线的阻抗和晶体管是相反的，导线越宽，越疏阻抗越小（有没有发现这个和晶体管微缩是反着来的？当然互连的延迟优化各家也都在做，比如Intel一直流传着手工布线的说法，也是因为互连会大量占用延迟，为了高频，通过关键路径手工布线降低延迟）。类似讲先进工艺互联导线延迟占比越来越大的文章很多，互连延迟相关论文可以参考：​https://advanced.onlinelibrary.wiley.com/doi/10.1002/advs.202207321）。

In the case of a 5 nm node, the interconnect resistance affects ≈50% of the total RC delay. 在5纳米节点的情况下，互连电阻对总RC延迟的影响约为50%。

逻辑折叠的逻辑是，既然无法微缩晶体管或者微缩进度很慢，那就想办法缩短导线长度，加宽导线宽度（减小电阻）。逻辑折叠在设计芯片时，通过将晶体管上下堆叠，缩短长度。同时在某些关键路径上放宽线宽，达到降低导线阻抗提升芯片性能（当然这样会有代表，就是密度没法直接X2，会有一定的面积损失）。

菊厂的实践：参考夏佬的演讲：​WTF.......ISCAS的随记

加宽互联导线： 我们依托堆叠的互联红利，打造了Skybridge 高速互联总线。我们都知道金属其实是越粗越好的，粗的线电阻小，信号才跑得快，这个和摩尔定律就是有矛盾的，但是过去这种粗线因为它粗，所以数量就很少，只能传输一些关键信号。而折叠之后呢，你看，我总共有28层Metal，而且上层Die有2 层 TM 、下层 Die 也有2 层、堆叠的缝隙里面，还有2 层，也就是合计有6 层TopMetal也就是厚金属层，整整6层，那我整芯片的NoC，片上总线就可以通过定制的大驱Buffer，直接走顶层金属做全局的数据通路，就像城市里面垒了6层高架公路一样。 缩短导线延迟： CPU里面有几个典型的路径，分支预测失败时，你需要刷流水线，指令完成时你需要解除依赖，这些路径都是一个巨大散出的关键路径，折叠能大幅缓解。 我们在HW内部做了一个叫Tiramisu的POC项目，你听这个名字就知道在它想干啥，这个项目当前已经证实了这个思路：在代码不做修改的前提下，鲲鹏950的CPU核通过电路折叠，微架构聚合度提升了40%+，也就是投影变小了40%，平均线延迟收益～18%，这直接把2.6G主频拉高了 468MHz；同时时钟树缩短也收益了80ps、Skew收益了8ps，等效提频是100MHz—— 所以最终 2.6GHz的这个 CPU（不要比麒麟哈）仅通过 Circuit Folding，就能获得568MHz的提频，达到了3.2GHz 的等效主频，此外还额外获得了10.65%的能效收益。

菊厂麒麟2026的实践（N+3堆叠N+2）：

CPU规格：大核（P 核）主频提升 12.7%，单核心时钟缓冲器减少 50%、时钟偏移降低 25%、布线总长缩短 30%； CPU功耗：功耗降低 41%，核心供电电压从 1.1V 降至 0.9V，性能保持不变；

3、2020年前的大量关于自研芯片的吵架行为（当时微博双方对喷吵架可一点不比今天少，而不是某些人说的当时没什么嘲讽麒麟，爵士不玩游戏的这种梗遍地都是），各种猪Rou论、用ARM IP不算Zi研，又比如什么菊厂是靠TSMC+ARM IP产业链站起来的。典型的比如下面截图这位，这位咕G至今仍是技术派某家粉丝，也玩知乎，叫"X元Ming"。

4、4G+HM>5G，这个梗应该遍布互联网。前几天我回答了一个问题，说某家吹外星科技过头，然后某家粉反驳我说这个不是某家官方说的。但是上面这个4G+HM>5G也不是菊厂官方说的（是个地方的小渠道商线下的宣传语），不一样被人到处念叨，在知乎我保守预计看到过几百次。

既然一个线下小渠道的行为可以滑坡放大为厂商行为，那是否某家的某些KOL和自媒体的行为是否也可以滑坡放大是厂商行为？

等等一系列的行为（当然也包括菊粉对某家产品的大量滑坡、造谣行为），严重撕裂两个群体，导致互联网上菊厂（大量支持国产芯片的群体重合）和某家粉丝长期混战。这种情况下，个人觉得没有任何可能性，因为某家出了两款移动端Soc就能把这种撕裂磨平，双方的混战肯定会将继续（从支持国产芯片转变成谁的国产化程度更高）。