Intel 大一统的“Unified Cove”会放弃大小核吗？

Intel 官方发布了‘Unified Cove（统一核心）’核心团队的招聘信息，但这是否意味着 Intel 将放弃大小核架构？

最近 Intel 官方发布了一则“Unified Cove （统一核心）”核心团队的招聘事宜，然后很多媒体在转发的时候顺带给补充加上“Intel 终于要放弃大小核”的言论，但这真的可能吗？我觉得并不太可能。

从目前的各种爆料综合来看，Intel 的 Unified Cove 说的是 Intel 即将抛弃现在的 Cove 系列 P 核心架构，并在未来让 P 核心和 E 核心都使用同源的、基于目前 Atom 线的核心架构。 “大小核”依然存在，甚至即便是同源架构，它们依然算得上“异构”（存在显著差异即可）。

其实我在我的公众号里（weibo_mebiuw)里很早就讲过，大小核只有异构才能做好，有兴趣可以先阅读下。这篇文章我就简单从逻辑上给大家分析下，为什么“大小核”不可能消失。

单核与多核性能的博弈：鱼和熊掌？

一个 CPU 的性能可以简化分为单核性能和多核性能两块，而多核性能的理论极限又可以粗略看做是“单核性能✖️核心数目”。 所以理想情况下，厂商可以只关心如何提升单核性能，然后多核性能尽量去堆核心数目即可。然而在现实有总成约束的情况下（即面积、功耗一定的情况下），提升单核性能（IPC）就意味着折损多核性能。

从“多核性能=单核性能✖️核心数目”的这个公式中，你应该不难推理出来在成本约束的情况下，同一技术背景下，提升单核 IPC 的代价往往是更大比例的核心数目下降。单核心的性能（主要是 IPC 和高频优化）提升并不遵循一分投入、一分收获的规则，往往都是几分投入才有一分收入。 比如，可能一个核心提升 20% 的 IPC 就需要面积翻倍，那么自然而然多核性能就下降了。比较典型的例子就是 Intel 当初的 11 代酷睿 Rocket Lake S，对比上一代 Comet Lake S 在核心面积大增差不多 40% 的情况下，核心数目从 10 核心下降到了 8 核心，单核性能虽然不小提升，但是多核性能也就堪堪打平。所以很显然，当单核性能和多核性能的提升同时承压时，提升单核和提升多核就成了一个需要博弈的点。

但另一方面，单核性能的提升投入-产出性价比低这个事情反过来也能变成多核性能的福音。给一个单核心 50% 的面积预算规模，合理设计下它能产出的性能肯定是高于 50%。这也就是 Intel 自 12 代酷睿 Alder Lake 开始，多核性能开始猛增的原因所在。 Intel 的异构大小核设计里，一个 4 核心的 E 核簇大约消耗一个 P 核心的 130% 的面积，但是能产出大约一个 P 核心 200% 的多核性能。

那么回到 Unified Cove，Intel 即便祭出全新的架构，也不可能打破单核性能投入产出比的问题。Intel 但凡想要在有限成本下最大化单核、多核性能，那么必然要做“异构大小核”。

拒绝“同构大小核”

在上一节中我一直在强调“异构大小核”，但相信也有很多人一定会说 Intel 也可以做 AMD 那种“同构大小核”啊? 这个事情我之前在公众号中已经讨论过为什么不好了，这里我就简单再说一下，其实也很简单，一个 CPU 核心的设计不可能同时做好所有事情。

举个简单的例子，在 AMD Strix Point 这个典型的同构大小核配置（这里的 Zen 5 没有双发射 AVX512，完全等同 Zen 5c），Zen 5 的面积（不含 L3）是 Zen 5c 的 133%，但 Zen 5 的频率却是 Zen 5c 的 157%，可见其在峰值性能输出的时候，极限多核性能密度反而是下降的。 而且要注意 Zen 5c 相对 Zen 5 的这个密度 133% 的优势，还是建立在没有考虑 L3 的情况下，如果考虑到相同容量的 L3 配比，那密度优势就没 133%，还不如标准版 Zen 5 直接搭配更小的 L3 提升密度呢。同构大小核只有在特定低功耗场景（同构大核心频率上不去的情况下）才能吃到一些很有限的优势。

此外，AMD 的同构小核心在能耗曲线上也有问题。 极大提升了密度的 Dense 核心除了牺牲了峰值频率以外，也牺牲了高频段的功耗表现。 而低频段的能效表现提升也很有限，毕竟晶体管总数摆在那里。所以说白了，同构大小核（或者说同构小核）最大的意义是一定意义提升低功耗场景下的多核性能密度。一旦超脱了限定的功耗范围，那么反而折损性能密度。而即便在舒适功耗区间内，也不如异构大小核来的提升猛。

异构小核心的优势在于其可以有和大核心截然不同的能耗曲线。 原生的小核心由于规模小的特性，所以只要功耗越低，那么能耗比就明显越高；对应的功耗越高，能耗比就越差（可以对比下上一张 Zen 4 和 Zen 4c 的）。 而在大小核里，小核心是不需要和大核心一样的功耗的。 还是以 Intel 为例，1 个 P 核心顶 3 个 E 核心的规模，那么也就意味着我们需要看的就是 3 个 E 核心跑 1/3 功耗的时候，和 1 个 P 核心跑 1 功耗的多核性能。

还是用上面那张图，我们假设 3 个 Skymont = 1 Lion Cove，那么在 Lion Cove 输出峰值性能后（橘色线），我取其竖线 1/3 的长度找到 Skymont 的性能功耗点，然后三倍增加功耗（即 3 倍 1/3 性能输出下的功耗）计算等效功耗。 可以发现同面积的 3 个 Skymont 在同样性能输出下，大约只需要 1 个 Lion Cove 52% 的功耗，多核能耗比几乎翻倍。

所以，可见原生异构的小核心在多核性能密度、多核性能能耗比、以及低负载（低性能部分）能耗比方面都有极高的优势，远胜同构大小核。

Unified Cove 大小核怎么做？

所以综上，我觉得 Intel 在经历了若干代的调度优化痛苦，将调度优化打磨成熟，基本解决了异构大小核的问题后，不太可能突然放弃异构大小核吧？

至于怎么做，那么且听下回分解吧，记得关注公众号（weibo_mebiuw）。 今天太晚了，没时间多写了。