如何看待QLC颗粒的固态硬盘？

随着AI的爆火，SSD市场也水涨船高，铠侠存储器事业部执行董事中戸浩介（Shunsuke Nakato）在韩国接受采访时甚至表示，之前300元人民币即可购买到1T SSD的时代将一去不复返。而闪存短缺的原因之一是AI模型训练过程中大量底层数据的存储需求，从文生文，到文生图，到文生视频，模型训练所需的存储容量呈现指数型增长的趋势，进而催生了这轮存储短缺潮。

为了提高单位硬件的存储容量，闪存厂商做出了多种多样的尝试，据Blocks & Files报道，SK海力士在上个月举行的2025年IEDM会议上，展示了最新的PLC NAND闪存技术，其单个闪存单元能够存储5-bits数据，单个存储单元的容量相比当前最先进的QLC NAND闪存能够提高25%。

那么什么是PLC，为什么PLC的单个存储单元的容量能够提高25%，这还要从3D NAND存储器的原理说起。

不同于传统的晶体管结构，NAND存储器的基本单元是在晶体管栅极和沟道之间带有额外浮栅层（Floating Gate，下图左）或者电荷俘获层（Charge Trap，下图右）的晶体管。

在浮栅层或电荷俘获层中没有电子时，向栅极施加一定的读电压，晶体管会处于导通状态，可以将此时的状态标记为“1”。

当通过向栅极（Gate，上图中黑色部分）施加正向写电压时，沟道内的电子会隧穿到浮栅层或电荷俘获层中，当浮栅层或电荷俘获层中积累了一定量的电子后，晶体管开关的阈值电压（Vt）就会被改变。此时对栅极施加相同的读电压，晶体管的状态就会由未累积电子时的导通状态变为关闭状态，可以将此时的状态标记为“0”。

那么我们现在就可以简单的通过晶体管在读电压下是否导通，来判断电荷俘获层或浮栅层中是否存有电子。而每个晶体管通过是否存有足够量的电子，就可以代表1位（bit）数据，如果存有电子，这个晶体管就存了数据“0”，如果没有电子，这个晶体管就存了数据"1"。

此时我们拥有了最基本的存储单元结构，每个晶体管作为一个存储单元，只能存储一位数据“0”或者“1”，此时可以称之为single level cell，也即SLC。

对于SLC型闪存单元，只要区分其有电子和无电子的两种状态，就能够读出其所存储的数据。

上图中，横轴代表晶体管的阈值电压，纵轴代表正态分布的分布函数，左右1和0代表处于无电荷（低电荷量）状态的晶体管的阈值电压正态分布以及含电荷（高电荷量）状态的晶体管的阈值电压正态分布。

如果读电压高于所有无电荷状态晶体管的阈值电压，那么所有的无电荷状态的晶体管就会被标记为存有数据“1”，如果读电压低于所有含电荷状态晶体管的阈值电压，那么所有的含电荷状态的晶体管就会被标记为数据“0”，

如果读电压介于含电荷状态晶体管的最低阈值电压与无电荷状态晶体管的最高电压之间，也就是上图中两个正态分布的中间部分，那么存储器中全部含有不同电荷量晶体管所携带的数据，就都会被正确读取。

而含电荷状态晶体管的最低阈值电压与无电荷状态晶体管的最高电压之间的窗口，就是读电压能够变化的窗口，在存储器中通常称之为Read Window Budget (RWB).

而基于上述存储器的基本原理，我们可以进一步完成存储器的容量进阶之旅。

如果我们想要用一个电压状态的晶体管来表示2 bit数据，由于2bit数据具有4种数据的排列组合方式，“01”“11”“00”“10”，这种数据的排列组合方式也称之为存储器的格雷码（Gray Code）。那么我们就需要具有4种不同电压状态的晶体管来完整的表示这2 bit数据。此时，我们就得到了下图中的MLC （Multi Level Cell）闪存。

此时，我们不能简单地通过晶体管中电荷的有无来判断晶体管的电荷量，我们需要精细地控制注入到晶体管中电荷的量，来为所有的晶体管分出4个不同的阈值电压等级，通过不同的阈值电压等级的晶体管来表示一种特定的存储格雷码。

而为了保证不同阈值电压的晶体管之间具有足够的区分度，我们需要使得处于每个阈值电压等级的晶体管的电压尽量接近目标阈值电压，从数学的角度上来看，我们需要阈值电压的正态分布尽量窄，从而保证读电压窗口（RWB）尽量大，能够更准确地读取到每一个晶体管所代表的信息。

而在读取数据时，对于SLC型闪存，我们只需要在1次就可以区分出所有不同阈值电压等级的晶体管，而对于MLC型闪存，我们需要3次读取才能区分出所有阈值电压等级的晶体管。

而为了保证晶体管阈值电压尽量接近预定值，在进行写操作时，就需要更精细地控制，因此通过增加单位存储单元中的数据存储量以提高存储器整体容量的方式，会牺牲一部分存储器的读写性能。

进一步地，我们按照这个规律继续扩充存储器容量，3bits数据对应2的3次方8个格雷码，也就是需要8个阈值电压等级的晶体管才能完整的表示3bits数据，因此，TLC（trible level cell）型存储器对应着8种阈值电压的晶体管。

TLC型晶体管需要更精细的写以及更多的读次数，因此相比MLC 1.5倍存储容量的提高，带来的是更大的读写性能的损失。

QLC（quad level cell）闪存则进一步需要16个阈值电压等级的晶体管来表示4bits的数据，意味着每个阈值电压等级的晶体管的阈值电压分布要足够紧密，以降低数据误读的概率。如下图所示，从SLC到QLC，由于闪存的单元能接受的最高阈值电压是基本固定的，因此想要在相同的阈值电压范围内塞下尽可能多阈值电压等级的晶体管，对数据读写的准确性和一致性提出了很高的要求。

而基于数据读写以及可靠性的要求，在QLC型闪存基础上进一步开发PLC型闪存遇到了很大的麻烦，在难以持续增大的阈值电压范围内放置32个电压等级的晶体管几乎是不可能完成的任务，即使勉强完成，其闪存数据保持与擦写寿命也是一个巨大的挑战。

因此，在IEDM会议中，海力士独辟蹊径地提出了一种“分体式”地PLC NAND方案，将单个闪存单元由左图中的连续圆环型一分为二，变为由两个分体的圆环形来组成，每个圆环对应的子存储单元只需要存储6个电压态，两个子存储单元的6个电压态互相组合后，可以组成36个电压态，比PLC所需的32个电压态还冗余4个电压态，可以用于进一步存储纠错码。这种架构上的创新使得PLC的可行性大大增加。

而这种存储单元的分割，对存储芯片制造过程中的工艺提出了更高的要求，当随着堆叠层数的增加，其工艺复杂程度的增长也会是指数级的。数据存储成本的下降，则会引起进一步制造成本的上升，这可能需要更加疯狂的AI市场才能有足够的驱动力来推进PLC技术的发展与落地。